量子コンピュータって実際のところ何？ NECもアニーリングに注力

NECは2019年1月16日、報道陣を対象として量子コンピュータに関する勉強会を開催し、同社が注力する超伝導パラメトロン素子を活用した量子アニーリングマシンの特徴と優位性を訴求した。同社は同マシンについて2023年の実用化を目指す方針だ。
勉強会ではNEC 中央研究所で理事を務める中村祐一氏が登壇。中村氏は同社入社後にシステムLSI開発で用いる設計ツール開発に20年以上携わった経験を生かし、量子コンピュータに関して応用側より研究に参画している。
量子コンピュータを簡単にまとめる
量子コンピュータは量子ビットを活用して計算を実行するコンピュータ。従来のコンピュータ（古典コンピュータ）は0と1の2値で表現される“ビット”（古典ビット）で情報を取り扱う。一方で、量子力学が取り扱うミクロな領域は物質の基本的性質として複数の状態を同時にとる「重ね合わせ」が起こる。量子ビットは重ね合わせの性質により、0と1だけでなくそれらを重ね合わせた状態で表現できる。
ここで、1古典ビットが表現できる数値は1つ（0もしくは1のどちらか）とすると、1量子ビットが表現できる数は2つ（0と1を同時に持つ）となる。n古典ビットの場合に表現できる数値は2n種類の数値の中から1つとなるが、n量子ビットが表現できる数は2n種類の数値全て。n量子ビットによる計算は同時に2nの計算を実行できることを意味し、量子コンピュータは古典コンピュータにない規模の並列性を持つとされている。
ここで、量子コンピュータは動作方式により「量子ゲート方式」と「イジングマシン方式」に分類できると中村氏は語る。量子ゲート方式は古典コンピュータの上位互換を目指して、特定の問題を汎用的かつ高速に処理する。現在研究を進めている代表的な企業、団体としては、IBMやIntel、Google、東京大学などが挙げられる。なお、IBMは2019年1月8日（現地時間）、世界初（同社調べ）の汎用近似量子コンピューティングシステム「IBM Q System One」を発表している。
もう1つの方式となる量子イジングマシンは、イジングモデルで表現された組合せ最適化問題の求解に適した方式。同方式は汎用的なコンピュータを目指すものではない。同方式はアニーリング型とレーザーネットワーク型に分けられ、アニーリング型はさらに量子アニーリング型と（量子コンピュータではないが）デジタル回路型に分けられる。それぞれの方式を開発する代表的な企業、団体としては、量子アニーリング型でD-waveや産総研、そしてNECが挙げられる。また、デジタル回路型では日立と富士通、レーザーネットワーク型ではNTTとなる。
中村氏は量子ゲート型も量子アニーリング型のコンピュータについて「量子の重ね合わせを利用する面では一緒。しかし、ゲート型コンピュータが実用化に入るにはまだ後30年程度時間がかかるとみており、アニーリング型の方が実用化に近い」とする。
また、量子コンピュータでは実装量子ビット数や解くことができる問題の規模を左右する。現時点のゲート型では量子ビット数が70ビット程度が最高とされており、「約30ビット長の数値で素因数分解が実行できる」（中村氏）ほどの性能という。対して、現時点のアニーリング型では量子ビット数が2000ビット以上が最高とされており、「約400台のタクシーを再現した組合せ最適化問題の求解が実行できる」とする。
1950年代生まれの技術を活用、NECの量子アニーリングマシン
一方で、量子コンピュータを語る場合に注目されやすい指標として量子ビット数が挙げられるが、中村氏は「クルマでいうと排気量が多いというだけ。その他にも燃費やコーナリング性能などさまざまな指標があるように、量子コンピュータでも他に注目すべきパラメータがある」と指摘。量子の重ね合わせを維持する「コヒーレンス時間」は、得られる解の品質を左右するとともに量子ビットの実装しやすさにもつながる。その他、結合度や解像度といった指標もあり、それぞれ問題の規模や種類に影響するという。
NECはこれまで20年間ほど量子コンピュータの研究に取り組んできた。「元々ゲート型の開発をやってきた。ゲート型で培った技術を生かして、実用化の近いアニーリング型で良いものが開発できる」（中村氏）と自信を見せる同社だが、独自に開発した超伝導パラメトロン素子を用いた量子アニーリングマシンの実現に注力している。
パラメトロンは1954年に東京大学で発明された論理素子。フェライトコアが持つパラメトリック励振の分周作用によって2つの発信状態を作り出し、ビットとして用いる。しかし、発明直後にトランジスタが急速に進化したこともあり、パラメトロン自体が論理素子で活躍した期間はごくわずかだった。
超伝導パラメトロン素子はこのパラメトロンを超伝導回路で実装したものとなる。同社方式ではビットと結合部分に外部から大きなマイクロ波を供給できるため、ノイズ耐性に優れ、コヒーレンス時間を長く維持できることがメリット。また、高速かつ高精度な読み出しを実証済みで、複雑な問題を解くための全結合の実装も容易とする。
中村氏は、シミュレーテッドアニーリング（焼きなまし法）を用いて組合せ最適化問題を解く場合、量子アニーリングマシンと古典コンピュータの演算能力には大きな開きがあると主張する。2000ビットの組合せ最適化問題を全検索で求解する場合、1060回の試行が必要となるが、1GHzで動作する計算機の場合には3000年の計算時間が必要になる。
一方で、コヒーレンス時間が十分に長い量子アニーリングマシンでは50秒で全検索が可能になる。シミュレーテッドアニーリングは全試行を必要としない手法であるが、「試行の回数を多くすることが組合せ最適化問題の求解では重要」（中村氏）と同社の見解を示した。
NECは超伝導パラメトロン素子を用いた量子アニーリングマシンのコヒーレンス時間を1ミリ秒程度まで延長させる方針で、2023年までに実用化する目標を立てる。また、ゲート型に関しても「現時点では会社独自で開発を行う段階ではなく、オープンイノベーションで進めていく」（中村氏）と研究活動を継続する姿勢を強調した。